d型触发器作业原理

  MCML电路因为具有高速低摆幅、抗干扰能力强、在高频下比传统CMOS电路功耗更低一级长处,渐渐的遭到广泛重视.经过一系列剖析二值MCML电路的规划办法,引进与参阅电压作比较的思路,规划了一种结构相比照较简单的新式高性能三值D型触发器.选用TSMC 180nm工艺,运用HSPICE进行模仿.依据成果得出,所规划的触发器不仅仅具有正确的逻辑功用,作业频率到达10GHz,均匀D-Q延时和PDP也比传统CMOS三值触发器有显着下降,且跟着作业频率的上升,PDP不断下降,适合于高速和高作业频率的使用.

  选用当时老练的两种抗单粒子翻转锁存器构成了主从D触发器,在D触发器加固规划中引进了时钟加固技能,对输出也选用了加固规划。仿真比照显现本规划的加固作用优于国内同类规划。